

S-8244シリーズは、高精度電圧検出回路と遅延回路を内蔵したリチウムイオン二次電池セカンドプロテクト用ICです。各セル間をショートすることにより、1~4セル直列接続に対応できます。

■ 特長

- (1) 高精度電圧検出回路内蔵
 - ・ 過充電検出電圧 : 3.700 V~4.550 V : ±25 mV 精度 (+25°C)
(5 mVステップ対応) ±50 mV 精度 (-40°C~+85°C)
 - ・ ヒステリシス : 5種のいずれかを選択可能
0.38±0.1 V、0.25±0.07 V、0.13±0.04 V、0.045±0.02 V、なし
- (2) 高耐圧 : 絶対最大定格 26 V
- (3) 広動作電圧範囲 : 3.6 V~24 V (過電圧検出後遅延回路が正常動作する範囲)
- (4) 検出時の遅延時間を外部容量で設定可能
- (5) 低消費電流 : 各セル3.5 V時 3.0 μA max. (+25°C)
各セル2.3 V時 2.4 μA max. (+25°C)
- (6) 出力形態、出力論理 : 5種のいずれかを選択可能
CMOS出力 アクティブ “H”
CMOS出力 アクティブ “L”
Pch オープンドレイン出力アクティブ “L”
Nch オープンドレイン出力アクティブ “H”
Nch オープンドレイン出力アクティブ “L”
(ヒステリシス0.045 V品はCMOS出力またはNchオープンドレイン出力)
- (7) 鉛フリー (Sn 100%)、ハロゲンフリー


■ 用途

- ・ リチウムイオン二次電池パック (セカンドプロテクト用)

■ パッケージ

- ・ SNT-8A
- ・ TMSOP-8

■ ブロック図




備考 CO端子は、Nchオープンドレイン出力の場合、NchトランジスタのみCO端子に接続されます。
また、Pchオープンドレイン出力の場合、PchトランジスタのみCO端子に接続されます。

図1

■ 品目コードの構成

1. 製品名



- *1. テープ図面を参照してください。
*2. 「3. 製品名リスト」を参照してください。

2. パッケージ

パッケージ名	図面コード			
	パッケージ図面	テープ図面	リール図面	ランド図面
SNT-8A	PH008-A-P-SD	PH008-A-C-SD	PH008-A-R-SD	PH008-A-L-SD
TMSOP-8	FM008-A-P-SD	FM008-A-C-SD	FM008-A-R-SD	—

3. 製品名リスト

(1) SNT-8A

表1

製品名	過充電検出電圧 [V _{cu}]	過充電ヒステリシス電圧 [V _{co}]	出力形態、出力論理
S-8244AAAPH-CEATFU	4.450±0.025 V	0.38±0.1 V	CMOS出力アクティブ “H”
S-8244AABPH-CEBTFU	4.200±0.025 V	0 V	Nchオープンドレイン出力アクティブ “H”
S-8244AADPH-CEDTFU	4.200±0.025 V	0 V	Pchオープンドレイン出力アクティブ “L”
S-8244AAFPH-CEFTFU	4.350±0.025 V	0.045±0.02 V	CMOS出力アクティブ “H”
S-8244AAGPH-CEGTFU	4.450±0.025 V	0.045±0.02 V	CMOS出力アクティブ “H”
S-8244AAJPH-CEJTFU	4.500±0.025 V	0.38±0.1 V	CMOS出力アクティブ “H”
S-8244AASPH-CESTFU	4.350±0.025 V	0.38±0.1 V	CMOS出力アクティブ “H”
S-8244AATPH-CETTFU	4.200±0.025 V	0.25±0.07 V	CMOS出力アクティブ “H”
S-8244AAVPH-CEVTFU	4.275±0.025 V	0.045±0.02 V	CMOS出力アクティブ “H”
S-8244AAYPH-CEYTFU	4.300±0.025 V	0.25±0.07 V	CMOS出力アクティブ “H”
S-8244AAZPH-CEZTFU	4.280±0.025 V	0.25±0.07 V	CMOS出力アクティブ “H”
S-8244ABBPH-CFBTFU	4.380±0.025 V	0.25±0.07 V	CMOS出力アクティブ “H”
S-8244ABDPH-CFDTFU	4.150±0.025 V	0.045±0.02 V	CMOS出力アクティブ “L”
S-8244ABEPH-CFETFU	4.215±0.025 V	0 V	Nchオープンドレイン出力アクティブ “L”
S-8244ABHPH-CFHTFU	4.280±0.025 V	0.045±0.02 V	CMOS出力アクティブ “H”
S-8244ABMPH-CFMTFU	4.100±0.025 V	0.25±0.07 V	CMOS出力アクティブ “H”
S-8244ABOPH-CFOTFU	4.550±0.025 V	0.38±0.1 V	CMOS出力アクティブ “H”

備考 上記以外の製品をご希望のときは、販売窓口までお問い合わせください。

(2) TMSOP-8

表2

製品名	過充電検出電圧 [V _{CU}]	過充電ヒステリシス電圧 [V _{CD}]	出力形態、出力論理
S-8244AAAFM-CEAT2U	4.450±0.025 V	0.38±0.1 V	CMOS出力アクティブ “H”
S-8244AABFM-CEBT2U	4.200±0.025 V	0 V	Nchオープンドレイン出力アクティブ “H”
S-8244AACFM-CECT2U	4.115±0.025 V	0.13±0.04 V	CMOS出力アクティブ “H”
S-8244AAFFM-CEFT2U	4.350±0.025 V	0.045±0.02 V	CMOS出力アクティブ “H”
S-8244AAGFM-CEGT2U	4.450±0.025 V	0.045±0.02 V	CMOS出力アクティブ “H”
S-8244AAHFM-CEHT2U	4.300±0.025 V	0.25±0.07 V	CMOS出力アクティブ “H”
S-8244AAIFM-CEIT2U	4.400±0.025 V	0.045±0.02 V	CMOS出力アクティブ “H”
S-8244AAJFM-CEJT2U	4.500±0.025 V	0.38±0.1 V	CMOS出力アクティブ “H”
S-8244AALFM-CELT2U	4.350±0.025 V	0.25±0.07 V	CMOS出力アクティブ “H”
S-8244AANFM-CENT2U	4.150±0.025 V	0.25±0.07 V	CMOS出力アクティブ “H”
S-8244AAOFM-CEOT2U	4.250±0.025 V	0.25±0.07 V	CMOS出力アクティブ “H”
S-8244AAPFM-CEPT2U	4.050±0.025 V	0.25±0.07 V	CMOS出力アクティブ “H”
S-8244AAQFM-CEQT2U	4.150±0.025 V	0 V	Nchオープンドレイン出力アクティブ “H”
S-8244AATFM-CETT2U	4.200±0.025 V	0.25±0.07 V	CMOS出力アクティブ “H”
S-8244AAUFM-CEUT2U	3.825±0.025 V	0.25±0.07 V	CMOS出力アクティブ “H”
S-8244AAVFM-CEVT2U	4.275±0.025 V	0.045±0.02 V	CMOS出力アクティブ “H”
S-8244AAXFM-CEXT2U	4.025±0.025 V	0.25±0.07 V	CMOS出力アクティブ “H”
S-8244ABAFM-CFAT2U	4.220±0.025 V	0.045±0.02 V	CMOS出力アクティブ “H”
S-8244ABCFM-CFCT2U	3.750±0.025 V	0.25±0.07 V	CMOS出力アクティブ “H”
S-8244ABGFM-CFGT2U	4.225±0.025 V	0.045±0.02 V	Nchオープンドレイン出力アクティブ “L”
S-8244ABIFM-CFIT2U	4.100±0.025 V	0 V	Nchオープンドレイン出力アクティブ “L”
S-8244ABJFM-CFJT2U	4.325±0.025 V	0.045±0.02 V	Nchオープンドレイン出力アクティブ “L”
S-8244ABKFM-CFKT2U	4.175±0.025 V	0 V	Nchオープンドレイン出力アクティブ “L”
S-8244ABNFM-CFNT2U	4.225±0.025 V	0.38±0.1 V	Nchオープンドレイン出力アクティブ “L”
S-8244ABPFM-CFPT2U	4.350±0.025 V	0.38±0.1 V	Nchオープンドレイン出力アクティブ “L”

備考 上記以外の製品をご希望のときは、販売窓口までお問い合わせください。

■ ピン配置図




図2

表3

端子番号	端子記号	端子説明
1	CO	充電制御用FETゲート接続端子
2	ICT	過充電検出遅延用の容量接続端子
3	VSS	負電源入力端子 バッテリー4の負電圧接続端子
4	VC3	バッテリー3の負電圧 バッテリー4の正電圧接続端子
5	VC2	バッテリー2の負電圧 バッテリー3の正電圧接続端子
6	VC1	バッテリー1の負電圧 バッテリー2の正電圧接続端子
7	SENSE	バッテリー1の正電圧接続端子
8	VCC	正電源入力端子




図3

表4

端子番号	端子記号	端子説明
1	VCC	正電源入力端子
2	SENSE	バッテリー1の正電圧接続端子
3	VC1	バッテリー1の負電圧 バッテリー2の正電圧接続端子
4	VC2	バッテリー2の負電圧 バッテリー3の正電圧接続端子
5	VC3	バッテリー3の負電圧 バッテリー4の正電圧接続端子
6	VSS	負電源入力端子 バッテリー4の負電圧接続端子
7	ICT	過充電検出遅延用の容量接続端子
8	CO	充電制御用FETゲート接続端子

■ 絶対最大定格

表5

(特記なき場合 : Ta = 25°C)

項目	記号	適用端子	絶対最大定格	単位	
VCC-VSS間入力電圧	V _{DS}	VCC	V _{SS} -0.3~V _{SS} +26	V	
遅延容量接続端子電圧	V _{ICT}	ICT	V _{SS} -0.3~V _{CC} +0.3	V	
入力端子電圧	V _{IN}	SENSE, VC1, VC2, VC3	V _{SS} -0.3~V _{CC} +0.3	V	
CO出力端子電圧	V _{CO}	CO	(CMOS出力)	V _{SS} -0.3~V _{CC} +0.3	V
			(Nchオープンドレイン出力)	V _{SS} -0.3~26	V
			(Pchオープンドレイン出力)	V _{CC} -26~V _{CC} +0.3	V
許容損失	P _D	-	SNT-8A	450*1	mW
			TMSOP-8	650*1	mW
動作周囲温度	T _{opr}	-	-40~+85	°C	
保存温度	T _{stg}	-	-40~+125	°C	

*1. 基板実装時

[実装基板]

- (1) 基板サイズ : 114.3 mm × 76.2 mm × t1.6 mm
- (2) 名称 : JEDEC STANDARD51-7

注意 絶対最大定格とは、どのような条件下でも越えてはならない定格値です。万一この定格値を越えると、製品の劣化などの物理的な損傷を与える可能性があります。




図4 パッケージ許容損失（基板実装時）

■ 電気的特性

表6

(特記なき場合：Ta = 25°C)

項目	記号	条件	Min.	Typ.	Max.	単位	測定条件	測定回路
検出電圧								
過充電検出電圧1 ^{*1}	V _{CU1}	3.7 V～4.55 V調整可能	V _{CU1} -0.025	V _{CU1}	V _{CU1} +0.025	V	1	1
過充電検出電圧2 ^{*1}	V _{CU2}	3.7 V～4.55 V調整可能	V _{CU2} -0.025	V _{CU2}	V _{CU2} +0.025	V	2	1
過充電検出電圧3 ^{*1}	V _{CU3}	3.7 V～4.55 V調整可能	V _{CU3} -0.025	V _{CU3}	V _{CU3} +0.025	V	3	1
過充電検出電圧4 ^{*1}	V _{CU4}	3.7 V～4.55 V調整可能	V _{CU4} -0.025	V _{CU4}	V _{CU4} +0.025	V	4	1
過充電ヒステリシス電圧1 ^{*2}	V _{CD1}	—	0.28	0.38	0.48	V	1	1
過充電ヒステリシス電圧2 ^{*2}	V _{CD2}	—	0.28	0.38	0.48	V	2	1
過充電ヒステリシス電圧3 ^{*2}	V _{CD3}	—	0.28	0.38	0.48	V	3	1
過充電ヒステリシス電圧4 ^{*2}	V _{CD4}	—	0.28	0.38	0.48	V	4	1
検出電圧温度係数 ^{*3}	T _{COE}	Ta = -40°C～+85°C ^{*4}	-0.4	0.0	+0.4	mV/°C	—	—
遅延時間								
過充電検出遅延時間	t _{CU}	C = 0.1 μF	1.0	1.5	2.0	s	5	2
動作電圧								
VCC-VSS間動作電圧 ^{*5}	V _{DSOP}	—	3.6	—	24	V	—	—
消費電流								
通常動作消費電流	I _{OPe}	V1 = V2 = V3 = V4 = 3.5 V	—	1.5	3.0	μA	6	3
パワーダウン時消費電流	I _{PDN}	V1 = V2 = V3 = V4 = 2.3 V	—	1.2	2.4	μA	6	3
VC1流入電流	I _{VC1}	V1 = V2 = V3 = V4 = 3.5 V	-0.3	—	0.3	μA	6	3
VC2流入電流	I _{VC2}	V1 = V2 = V3 = V4 = 3.5 V	-0.3	—	0.3	μA	6	3
VC3流入電流	I _{VC3}	V1 = V2 = V3 = V4 = 3.5 V	-0.3	—	0.3	μA	6	3
出力電圧^{*6}								
CO “H” 電圧	V _{CO(H)}	I _{OUT} = 10 μAの時	V _{CC} -0.05	—	—	V	7	4
CO “L” 電圧	V _{CO(L)}	I _{OUT} = 10 μAの時	—	—	V _{SS} +0.05	V	7	4

*1. Ta = -40°C～+85°Cでは±50 mV

*2. 0.38 V以外の場合は、0.25±0.07 V、0.13±0.04 V、0.045±0.02 V

*3. 電圧温度係数は、過充電検出電圧、過充電ヒステリシス電圧を示します。

*4. 高温および低温での選別はしておりませんので、この温度範囲での規格は設計保証とします。

*5. 動作電圧の範囲内では過充電検出後、遅延回路が正常に動作します。

*6. 出力論理およびCMOSもしくはオープンドレイン出力選択可能です。

■ 測定回路

(1) 測定条件1 測定回路1

CMOS出力品の場合はSW1、SW2共にOFFに設定します。Nchオープンドレイン品の場合はSW1をON、SW2をOFFに設定します。Pchオープンドレイン品の場合はSW1をOFF、SW2をONに設定します。

- ・ 「CMOS出力アクティブ“H”」、 「Nchオープンドレイン出力アクティブ“H”」の製品

V1 = V2 = V3 = V4 = 3.5 Vに設定したあと、V1を徐々に上げ、COが“H”となるV1の電圧を過充電検出電圧1 (V_{CU1}) とします。そのあとV1の電圧を徐々に下げ、COが“L”となるV1の電圧とV_{CU1}との差を、過充電ヒステリシス電圧1 (V_{CD1}) とします。

- ・ 「CMOS出力アクティブ“L”」、 「Nchオープンドレイン出力アクティブ“L”」、 「Pchオープンドレイン出力アクティブ“L”」の製品

V1 = V2 = V3 = V4 = 3.5 Vに設定したあと、V1を徐々に上げ、COが“L”となるV1の電圧を過充電検出電圧1 (V_{CU1}) とします。そのあとV1の電圧を徐々に下げ、COが“H”となるV1の電圧とV_{CU1}との差を、過充電ヒステリシス電圧1 (V_{CD1}) とします。

(2) 測定条件2 測定回路1

CMOS出力品の場合はSW1、SW2共にOFFに設定します。Nchオープンドレイン品の場合はSW1をON、SW2をOFFに設定します。Pchオープンドレイン品の場合はSW1をOFF、SW2をONに設定します。

- ・ 「CMOS出力アクティブ“H”」、 「Nchオープンドレイン出力アクティブ“H”」の製品

V1 = V2 = V3 = V4 = 3.5 Vに設定したあと、V2を徐々に上げ、COが“H”となるV2の電圧を過充電検出電圧2 (V_{CU2}) とします。そのあとV2の電圧を徐々に下げ、COが“L”となるV2の電圧とV_{CU2}との差を、過充電ヒステリシス電圧2 (V_{CD2}) とします。

- ・ 「CMOS出力アクティブ“L”」、 「Nchオープンドレイン出力アクティブ“L”」、 「Pchオープンドレイン出力アクティブ“L”」の製品

V1 = V2 = V3 = V4 = 3.5 Vに設定したあと、V2を徐々に上げ、COが“L”となるV2の電圧を過充電検出電圧2 (V_{CU2}) とします。そのあとV2の電圧を徐々に下げ、COが“H”となるV2の電圧とV_{CU2}との差を、過充電ヒステリシス電圧2 (V_{CD2}) とします。

(3) 測定条件3 測定回路1

CMOS出力品の場合はSW1、SW2共にOFFに設定します。Nchオープンドレイン品の場合はSW1をON、SW2をOFFに設定します。Pchオープンドレイン品の場合はSW1をOFF、SW2をONに設定します。

- ・ 「CMOS出力アクティブ“H”」、 「Nchオープンドレイン出力アクティブ“H”」の製品

V1 = V2 = V3 = V4 = 3.5 Vに設定したあと、V3を徐々に上げ、COが“H”となるV3の電圧を過充電検出電圧3 (V_{CU3}) とします。そのあとV3の電圧を徐々に下げ、COが“L”となるV3の電圧とV_{CU3}との差を、過充電ヒステリシス電圧3 (V_{CD3}) とします。

- ・ 「CMOS出力アクティブ“L”」、 「Nchオープンドレイン出力アクティブ“L”」、 「Pchオープンドレイン出力アクティブ“L”」の製品

V1 = V2 = V3 = V4 = 3.5 Vに設定したあと、V3を徐々に上げ、COが“L”となるV3の電圧を過充電検出電圧3 (V_{CU3}) とします。そのあとV3の電圧を徐々に下げ、COが“H”となるV3の電圧とV_{CU3}との差を、過充電ヒステリシス電圧3 (V_{CD3}) とします。

(4) 測定条件4 測定回路1

CMOS出力品の場合はSW1、SW2共にOFFに設定します。Nchオープンドレイン品の場合はSW1をON、SW2をOFFに設定します。Pchオープンドレイン品の場合はSW1をOFF、SW2をONに設定します。

- ・ 「CMOS出力アクティブ“H”」、 「Nchオープンドレイン出力アクティブ“H”」の製品

V1 = V2 = V3 = V4 = 3.5 Vに設定したあと、V4を徐々に上げ、COが“H”となるV4の電圧を過充電検出電圧4 (V_{CU4}) とします。そのあとV4の電圧を徐々に下げ、COが“L”となるV4の電圧とV_{CU4}との差を、過充電ヒステリシス電圧4 (V_{CD4}) とします。

- ・ 「CMOS出力アクティブ“L”」、 「Nchオープンドレイン出力アクティブ“L”」、 「Pchオープンドレイン出力アクティブ“L”」の製品

V1 = V2 = V3 = V4 = 3.5 Vに設定したあと、V4を徐々に上げ、COが“L”となるV4の電圧を過充電検出電圧4 (V_{CU4}) とします。そのあとV4の電圧を徐々に下げ、COが“H”となるV4の電圧とV_{CU4}との差を、過充電ヒステリシス電圧4 (V_{CD4}) とします。

(5) 測定条件5 測定回路2

CMOS出力品の場合はSW1、SW2共にOFFに設定します。Nchオープンドレイン品の場合はSW1をON、SW2をOFFに設定します。Pchオープンドレイン品の場合はSW1をOFF、SW2をONに設定します。

- ・ 「CMOS出力アクティブ“H”」、 「Nchオープンドレイン出力アクティブ“H”」の製品

V1 = V2 = V3 = V4 = 3.5 Vに設定したあと、V1を瞬時（10 μs以内）に4.7 Vまで立ち上げ、V1が4.7 Vになったときから、COが“H”となるまでの時間を過充電検出遅延時間 (t_{cu}) とします。

- ・ 「CMOS出力アクティブ“L”」、 「Nchオープンドレイン出力アクティブ“L”」、 「Pchオープンドレイン出力アクティブ“L”」の製品

V1 = V2 = V3 = V4 = 3.5 Vに設定したあと、V1を瞬時（10 μs以内）に4.7 Vまで立ち上げ、V1が4.7 Vになったときから、COが“L”となるまでの時間を過充電検出遅延時間 (t_{cu}) とします。

(6) 測定条件6 測定回路3

V1 = V2 = V3 = V4 = 2.3 Vに設定した状態で消費電流を測定します。この時のI1をパワーダウン時消費電流 (I_{PDN}) とします。

V1 = V2 = V3 = V4 = 3.5 Vに設定した状態で消費電流を測定します。この時のI1を通常動作消費電流 (I_{OP})、I2をVC1流入電流 (I_{VC1})、I3をVC2流入電流 (I_{VC2})、I4をVC3流入電流 (I_{VC3}) とします。

(7) 測定条件7 測定回路4

SW1をOFF、SW2をONにして測定します。

- ・ 「CMOS出力アクティブ“H”」の製品

V1 = V2 = V3 = V4 = 4.6 Vに設定し、V6をV_{CC}から徐々に下げ、I2 = -10 μA流れた時のV6電圧をV_{CO(H)}電圧とします。

V1 = V2 = V3 = V4 = 3.5 Vに設定し、V6を0 Vから徐々に上げ、I2 = 10 μA流れた時のV6電圧をV_{CO(L)}電圧とします。

- ・ 「CMOS出力アクティブ“L”」の製品

V1 = V2 = V3 = V4 = 3.5 Vに設定し、V6をV_{CC}から徐々に下げ、I2 = -10 μA流れた時のV6電圧をV_{CO(H)}電圧とします。

V1 = V2 = V3 = V4 = 4.6 Vに設定し、V6を0 Vから徐々に上げ、I2 = 10 μA流れた時のV6電圧をV_{CO(L)}電圧とします。

- ・ 「Pchオープンドレイン出力アクティブ“L”」の製品

V1 = V2 = V3 = V4 = 3.5 Vに設定し、V6をV_{CC}から徐々に下げ、I2 = -10 μA流れた時のV6電圧をV_{CO(H)}電圧とします。

- ・ 「Nchオープンドレイン出力アクティブ“H”」の製品

V1 = V2 = V3 = V4 = 3.5 Vに設定し、V6を0 Vから徐々に上げ、I2 = 10 μA流れた時のV6電圧をV_{CO(L)}電圧とします。

- ・ 「Nchオープンドレイン出力アクティブ“L”」の製品

V1 = V2 = V3 = V4 = 4.6 Vに設定し、V6を0 Vから徐々に上げ、I2 = 10 μA流れた時のV6電圧をV_{CO(L)}電圧とします。




図5

■ 動作説明

備考 「■ バッテリー保護ICの接続例」を参照してください。

1. 過充電検出動作

- ・ 「CMOS出力アクティブ“H”」、「Nchオープンドレイン出力アクティブ“H”」の製品

通常状態での充電中にいずれかの電池電圧が過充電検出電圧（ V_{cu} ）を越え、その状態を過充電検出遅延時間（ t_{cu} ）以上保持すると、COが“H”となります。この状態を過充電状態といいます。CO端子にFETをつけることにより、充電制御および、2ndプロテクトが可能になります。

このとき、すべての電池電圧が過充電検出電圧（ V_{cu} ）から過充電ヒステリシス電圧（ V_{cd} ）だけ小さい電圧になるまで、過充電状態を保持します。

- ・ 「CMOS出力アクティブ“L”」、「Nchオープンドレイン出力アクティブ“L”」、「Pchオープンドレイン出力アクティブ“L”」の製品

通常状態での充電中にいずれかの電池電圧が過充電検出電圧（ V_{cu} ）を越え、その状態を過充電検出遅延時間（ t_{cu} ）以上保持すると、COが“L”となります。この状態を過充電状態といいます。CO端子にFETをつけることにより、充電制御および、2ndプロテクトが可能になります。

このとき、すべての電池電圧が過充電検出電圧（ V_{cu} ）から過充電ヒステリシス電圧（ V_{cd} ）だけ小さい電圧になるまで、過充電状態を保持します。

2. 遅延回路について

遅延回路は、いずれかの電池電圧が過充電検出電圧（ V_{cu} ）を越えると、遅延容量接続端子に接続された容量に、一定の電圧まで急速に充電します。その後100 nAの電流で徐々に容量を放電し、遅延容量接続端子の電圧があるレベル以下に下がった時点でCOの出力を反転させます。

過充電検出遅延時間（ t_{cu} ）は外部容量で変化します。

各遅延時間は、次の式で算出されます。

$$t_{cu} [s] = \text{遅延係数} \begin{matrix} \text{Min.} & \text{Typ.} & \text{Max.} \\ (10, & 15, & 20) \end{matrix} \times C_{ICT} [\mu F]$$

遅延用容量は急速に充電しているため、容量値が小さくなると遅延容量端子（ICT端子）の最大電圧と設定値とのずれが大きくなり遅延時間の計算値と実際の遅延時間との間にずれが生じます。

またこのICは、遅延容量端子がある電圧に充電されるまでの間、出力されないように内部遅延時間を設けています。容量が非常に大きな場合、内部遅延時間内に充電ができないため、遅延時間無しに出力される場合があります。このため遅延容量端子（ICT端子）に接続可能な容量値は1 μF までです。

■ タイミングチャート




図6

■ バッテリー保護ICの接続例

(1) 接続例1




図7

表7 外付け部品定数1

部品	Min.	代表値	Max.	単位
R1～R4	0	1 k	10 k	Ω
C1～C4	0	0.1	1	μF
R _{VCC}	0	100	1 k	Ω
C _{VCC}	0	0.1	1	μF
C _{ICT}	0	0.1	1	μF

- 注意1. 定数は予告なく変更することがあります。
 2. 接続例以外の回路においては、動作確認されていません。また、接続例および定数は、動作を保証するものではありません。実際のアプリケーションで十分な評価の上、定数を設定してください。

【SCPに関するお問い合わせ先】

デクセリアルズ株式会社 グローバルマーケティング本部
 〒141-0032 東京都品川区大崎1-11-2
 ゲートシティ大崎イーストタワー8階
 TEL 03-5435-3946
 お問い合わせ <http://www.dexerials.jp/>

(2) 接続例2（3セル用に使用する場合）




図8

表8 外付け部品定数2

部品	Min.	代表値	Max.	単位
R1～R3	0	1 k	10 k	Ω
C1～C3	0	0.1	1	μF
RVCC	0	100	1 k	Ω
CVCC	0	0.1	1	μF
CICT	0	0.1	1	μF

- 注意1. 定数は予告なく変更することがあります。
 2. 接続例以外の回路においては、動作確認されていません。また、接続例および定数は、動作を保証するものではありません。実際のアプリケーションで十分な評価の上、定数を設定してください。

(3) 接続例3（2セル用に使用する場合）




図9

表9 外付け部品定数3

部品	Min.	代表値	Max.	単位
R1, R2	0	1 k	10 k	Ω
C1, C2	0	0.1	1	μF
Rvcc	0	100	1 k	Ω
Cvcc	0	0.1	1	μF
Cict	0	0.1	1	μF

- 注意1. 定数は予告なく変更することがあります。
 2. 接続例以外の回路においては、動作確認されていません。また、接続例および定数は、動作を保証するものではありません。実際のアプリケーションで十分な評価の上、定数を設定してください。

(4) 接続例4（1セル用に使用する場合）




図10

表10 外付け部品定数4


部品	Min.	代表値	Max.	単位
R1	0	1 k	10 k	Ω
C1	0	0.1	1	μF
Rvcc	0	100	1 k	Ω
Cvcc	0	0.1	1	μF
Cict	0	0.1	1	μF

- 注意1. 定数は予告なく変更することがあります。
 2. 接続例以外の回路においては、動作確認されていません。また、接続例および定数は、動作を保証するものではありません。実際のアプリケーションで十分な評価の上、定数を設定してください。

■ 注意事項

- ・本ICは、V1～4までのいずれかの電池が過充電電圧になった場合、遅延容量端子（ICT端子）より遅延容量に急速に充電を行います。このためVCC端子に接続する抵抗を推奨値よりも大きくしますと、本ICの電源電圧が遅延容量の充電電流により電圧降下します。
誤動作の原因となりますので、抵抗は推奨値以上に設定しないようお願いします。
抵抗値を変えたい場合は、弊社と相談してください。
- ・電池を接続する時に、過充電電池を接続しないでください。一つでも過充電電池が含まれていると、その電池を接続したときに過充電検出し、電池がまだ接続されていない端子間の寄生ダイオードを通して、遅延容量への充電電流が流れ、誤動作の原因となります。また、アプリケーション回路によっては、過充電電池が含まれていない場合でも、電池接続時の過渡的なCO検出パルスの出力を防止するために、電池の接続順番が制限される可能性がありますので、ご使用の際には十分な評価を行ってください。

CMOS 出力アクティブ“H”、Nch オープンドレイン出力アクティブ“H”の場合




- ・本ICはICT端子がV_{SS}短絡、V_{CC}短絡、Openいずれの場合でも過充電となると、内部遅延 数msの後、CO端子が反転します。
- ・本ICを1～3セルで使用する場合、V1～V4までの任意の位置で使用可能です。ただし、使用しない電池接続端子間（SENSE-VC1、VC1-VC2、VC2-VC3、VC3-VSS）はショートしてください。
- ・IC内での損失がパッケージの許容損失を越えないように、入出力電圧、負荷電流の使用条件に注意してください。
- ・本ICは静電気に対する保護回路が内蔵されていますが、保護回路の性能を越える過大静電気がICに印加されないようにしてください。
- ・弊社ICを使用して製品を作る場合、その製品での当ICの使い方や製品の仕様また、出荷先の国などによって当ICを含めた製品が特許に抵触した場合、その責任は負いかねます。


■ 諸特性データ（Typicalデータ）

1. 検出電圧の温度特性

過充電検出電圧 温度依存性




過充電解除電圧 温度依存性




2. 消費電流の温度特性

通常動作消費電流 温度依存性




パワーダウン時消費電流 温度依存性






3. 遅延時間の温度特性

過充電検出遅延時間 温度依存性






注意 S-8244シリーズを用いたアプリケーションにおいては、安全を考慮した設計を行ってください。



No. PH008-A-P-SD-2.1


TITLE	SNT-8A-A-PKG Dimensions
No.	PH008-A-P-SD-2.1
ANGLE	
UNIT	mm
ABLIC Inc.	




Feed direction

No. PH008-A-C-SD-2.0

TITLE	SNT-8A-A-Carrier Tape
No.	PH008-A-C-SD-2.0
ANGLE	
UNIT	mm
ABLIC Inc.	




Enlarged drawing in the central part



No. PH008-A-R-SD-1.0

TITLE	SNT-8A-A-Reel		
No.	PH008-A-R-SD-1.0		
ANGLE		QTY.	5,000
UNIT	mm		
ABLIC Inc.			



※1. ランドパターンの幅に注意してください (0.25 mm min. / 0.30 mm typ.).
 ※2. パッケージ中央にランドパターンを広げないでください (1.96 mm ~ 2.06 mm)。

- 注意
1. パッケージのモールド樹脂下にシルク印刷やハンダ印刷などしないでください。
 2. パッケージ下の配線上のソルダーレジストなどの厚みをランドパターン表面から0.03 mm以下にしてください。
 3. マスク開口サイズと開口位置はランドパターンと合わせてください。
 4. 詳細は "SNTパッケージ活用の手引き" を参照してください。

※1. Pay attention to the land pattern width (0.25 mm min. / 0.30 mm typ.).
 ※2. Do not widen the land pattern to the center of the package (1.96 mm to 2.06mm).


- Caution**
1. Do not do silkscreen printing and solder printing under the mold resin of the package.
 2. The thickness of the solder resist on the wire pattern under the package should be 0.03 mm or less from the land pattern surface.
 3. Match the mask aperture size and aperture position with the land pattern.
 4. Refer to "SNT Package User's Guide" for details.

※1. 请注意焊盘模式的宽度 (0.25 mm min. / 0.30 mm typ.).
 ※2. 请勿向封装中间扩展焊盘模式 (1.96 mm ~ 2.06 mm)。

- 注意
1. 请勿在树脂型封装的下面印刷丝网、焊锡。
 2. 在封装下、布线上的阻焊膜厚度 (从焊盘模式表面起) 请控制在 0.03 mm 以下。
 3. 钢网的开口尺寸和开口位置请与焊盘模式对齐。
 4. 详细内容请参阅 "SNT 封装的应用指南"。




No. PH008-A-L-SD-4.1

TITLE	SNT-8A-A -Land Recommendation
No.	PH008-A-L-SD-4.1
ANGLE	
UNIT	mm
ABLIC Inc.	




No. FM008-A-P-SD-1.2

TITLE	TMSOP8-A-PKG Dimensions
No.	FM008-A-P-SD-1.2
ANGLE	
UNIT	mm
ABLIC Inc.	




No. FM008-A-C-SD-2.0

TITLE	TMSOP8-A-Carrier Tape
No.	FM008-A-C-SD-2.0
ANGLE	
UNIT	mm
ABLIC Inc.	



Enlarged drawing in the central part



No. FM008-A-R-SD-1.0

TITLE	TMSOP8-A-Reel		
No.	FM008-A-R-SD-1.0		
ANGLE		QTY.	4,000
UNIT	mm		
ABLIC Inc.			

免責事項 (取り扱い上の注意)

1. 本資料に記載のすべての情報 (製品データ、仕様、図、表、プログラム、アルゴリズム、応用回路例等) は本資料発行時点のものであり、予告なく変更することがあります。
2. 本資料に記載の回路例および使用方法は参考情報であり、量産設計を保証するものではありません。本資料に記載の情報を使用したことによる、本資料に記載の製品 (以下、本製品といいます) に起因しない損害や第三者の知的財産権等の権利に対する侵害に関し、弊社はその責任を負いません。
3. 本資料の記載に誤りがあり、それに起因する損害が生じた場合において、弊社はその責任を負いません。
4. 本資料に記載の範囲内の条件、特に絶対最大定格、動作電圧範囲、電気的特性等に注意して製品を使用してください。本資料に記載の範囲外の条件での使用による故障や事故等に関する損害等について、弊社はその責任を負いません。
5. 本製品の使用にあたっては、用途および使用する地域、国に対応する法規制、および用途への適合性、安全性等を確認、試験してください。
6. 本製品を輸出する場合は、外国為替および外国貿易法、その他輸出関連法令を遵守し、関連する必要な手続きを行ってください。
7. 本製品を大量破壊兵器の開発や軍事利用の目的で使用および、提供 (輸出) することは固くお断りします。核兵器、生物兵器、化学兵器およびミサイルの開発、製造、使用もしくは貯蔵、またはその他の軍事用途を目的とする者へ提供 (輸出) した場合、弊社はその責任を負いません。
8. 本製品は、生命・身体に影響を与えるおそれのある機器または装置の部品および財産に損害を及ぼすおそれのある機器または装置の部品 (医療機器、防災機器、防犯機器、燃焼制御機器、インフラ制御機器、車両機器、交通機器、車載機器、航空機器、宇宙機器、および原子力機器等) として設計されたものではありません。上記の機器および装置には使用しないでください。ただし、弊社が車載用等の用途を事前に明示している場合を除きます。上記機器または装置の部品として本製品を使用された場合または弊社が事前明示した用途以外に本製品を使用された場合、これらにより発生した損害等について、弊社はその責任を負いません。
9. 半導体製品はある確率で故障、誤動作する場合があります。本製品の故障や誤動作が生じた場合でも人身事故、火災、社会的損害等発生しないように、お客様の責任において冗長設計、延焼対策、誤動作防止等の安全設計をしてください。また、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。
10. 本製品は、耐放射線設計しておりません。お客様の用途に応じて、お客様の製品設計において放射線対策を行ってください。
11. 本製品は、通常使用における健康への影響はありませんが、化学物質、重金属を含有しているため、口中には入れないようにしてください。また、ウエハ、チップの破断面は鋭利な場合がありますので、素手で接触の際は怪我等に注意してください。
12. 本製品を廃棄する場合には、使用する地域、国に対応する法令を遵守し、適切に処理してください。
13. 本資料は、弊社の著作権、ノウハウに係わる内容も含まれております。本資料中の記載内容について、弊社または第三者の知的財産権、その他の権利の実施、使用を許諾または保証するものではありません。本資料の一部または全部を弊社の許可なく転載、複製し、第三者に開示することは固くお断りします。
14. 本資料の内容の詳細その他ご不明な点については、販売窓口までお問い合わせください。
15. この免責事項は、日本語を正本として示します。英語や中国語で翻訳したものがあっても、日本語の正本が優越します。

2.4-2019.07



ABLIC

エイブリック株式会社
www.ablic.com